
Documentacion de circuitos LogicCalculator

Tablas de verdad, mapas de Karnaugh y pruebas, circuito por circuito

Curso	EIF205 — Arquitectura de Computadores
Entrega	I Proyecto — Logica Digital — II Ciclo 2026
Universidad	Universidad Nacional — Sede Regional Brunca
Circuitos	28 documentados

Contenido

1. Sumadores y aritmetica

HalfAdder

FullAdder

Switcher

Ripple Carry

Inversor

Investor addition/subtraction

Valor Absoluto

2. Multiplexores

Pure MUX

MUX 2:1 8 bits

MUX 4:1 8 bits

Escalador SHR

3. Memoria

Latch SR

Latch D

Flip Flop D

MUX 2:1

Bit Register

4. Multiplicador

QR CELL

Accumulator Cell

Carry E

Control sequence cell

Control sequence

FSM

Multiplier Register

Extended accumulator

Datapath

5. Unidad aritmetica

Unidad Aritmetica

6. Bancos de prueba

TEST

TEST ALU

Suma dos bits. Es la pieza mas pequena del sumador: entrega la suma y levanta el acarreo, pero no acepta acarreo de entrada.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
A	Entrada	1	primer bit
B	Entrada	1	segundo bit
S	Salida	1	suma
C	Salida	1	acarreo

TABLA DE VERDAD

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Leidas juntas, C y S dan cuantos unos hay en la entrada, en binario.

MAPAS DE KARNAUGH

Mapa K de S

A \ B	0	1
0	0	1
1	1	0

$S = A'B + AB'$

Mapa K de C

A \ B	0	1
0	0	0
1	0	1

$C = AB$

ECUACIONES

$S = A \text{ XOR } B$
 $C = A \text{ AND } B$

COMO PROBARLO

Recorra las cuatro combinaciones de A y B. El caso que importa es A=B=1: S se apaga y C se enciende, porque 1+1 = 10 en binario.

Suma tres bits: A, B y el acarreo que llega de la posicion anterior. Es la celda que se repite ocho veces dentro del sumador de 8 bits.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
A	Entrada	1	primer bit
B	Entrada	1	segundo bit
C	Entrada	1	acarreo de entrada
S	Salida	1	suma
C1	Salida	1	acarreo hacia la etapa siguiente

TABLA DE VERDAD

A	B	C	S	C1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

MAPAS DE KARNAUGH

Mapa K de S

A \ B C	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$S = A'B'C + A'BC' + AB'C' + ABC$

Mapa K de C1

A \ B C	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$C1 = AB + AC + BC$

ECUACIONES

$S = A \text{ XOR } B \text{ XOR } C$
 $C1 = AB + AC + BC$ (funcion de mayoria)

COMO PROBARLO

Las ocho combinaciones. Note que el mapa K de S queda en tablero de ajedrez, sin ningun grupo posible: por eso S se implementa con XOR y no con AND-OR. El de C1 en cambio da tres grupos limpios de dos.

NOTAS

- En el archivo esta armado con dos HalfAdder y una OR: $S = (A \text{ XOR } B) \text{ XOR } C$ y $C1 = AB + C(A \text{ XOR } B)$.

Invierte o deja pasar los 8 bits de B segun la senal SW. Es la mitad del complemento a 2: con SW=1 entrega el complemento a 1 de B, y el +1 lo aporta el acarreo de entrada del sumador.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
SW	Entrada	1	0 = sumar, 1 = restar
B	Entrada	8	operando
B1	Salida	8	B o su complemento a 1

TABLA DE VERDAD (UNA SOLA LINEA DE BIT)

SW	B	B1
0	0	0
0	1	1
1	0	1
1	1	0

Se repite ocho veces, una por cada bit. Ocho compuertas XOR en total.

MAPAS DE KARNAUGH

Mapa K de b1

SW \ b	0	1
0	0	1
1	1	0

$b1 = SW'b + SWb'$

ECUACIONES

$b1 = b \text{ XOR } SW$

COMO PROBARLO

Ponga un valor en B y mueva solo SW: con SW abajo la salida es igual a B; con SW arriba todos los bits quedan invertidos.

Sumador de 8 bits con acarreo propagado, mas las tres banderas de estado. Encadena ocho FullAdder: el acarreo de salida de cada etapa entra a la siguiente.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
A	Entrada	8	primer operando
B	Entrada	8	segundo operando
C	Entrada	1	acarreo de entrada
S	Salida	8	suma
C1	Salida	1	acarreo de salida
Zero Flag	Salida	1	1 si S = 0
Negative flag	Salida	1	bit 7 de S
OverFlow	Salida	1	desbordamiento con signo

COMO SE FORMA CADA BANDERA

BANDERA	SE OBTIENE DE	QUE SIGNIFICA
Cero	NOR de los 8 bits de S	el resultado completo es cero
Negativo	bit 7 de S	en complemento a 2, el resultado es negativo
Overflow	C7 XOR C8 (los dos ultimos acarreos)	el resultado con signo no cabe en 8 bits

No se pone tabla de verdad completa: con 17 entradas serian 131072 filas. La celda basica ya esta documentada en FullAdder.

ECUACIONES

$$S_i = A_i \oplus B_i \oplus C_i$$
$$C_{i+1} = A_i B_i + A_i C_i + B_i C_i$$
$$\text{Cero} = \text{NOT} (S_0 + S_1 + \dots + S_7)$$
$$\text{Negativo} = S_7$$
$$\text{Overflow} = C_7 \oplus C_8$$

COMO PROBARLO

En el panel TEST, el bloque de arriba a la izquierda. Pruebe 100+50 (da 150 y enciende Overflow y Negativo, porque 150 no cabe con signo), 255+1 (da 0 y enciende Cero y el acarreo de salida) y 3+5 (da 8, todas las banderas apagadas).

NOTAS

- El bit 0 del bus es el LSB. Este es el convenio de todo el proyecto.

Invierte el ORDEN de los 8 bits de un bus (no invierte sus valores). Sirve de adaptador entre modulos que numeran los bits al revés.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
IN	Entrada	8	bus de entrada
OUT	Salida	8	mismo bus con el orden espejado

CORRESPONDENCIA DE BITS

BIT DE IN	VA AL BIT DE OUT
0	7
1	6
2	5
3	4
4	3
5	2
6	1
7	0

No hay compuertas: son dos divisores cableados en espejo.

EJEMPLOS

IN	OUT
1 0 0 0 0 0 0 0	0 0 0 0 0 0 0 1
1 1 0 0 0 0 0 0	0 0 0 0 0 0 1 1
1 0 0 0 1 1 0 1	1 0 1 1 0 0 0 1

ECUACIONES

OUT[i] = IN[7-i]

COMO PROBARLO Ponga 00000001 y compruebe que sale 10000000.

NOTAS

- Este modulo es la clave de la correccion del multiplicador: los registros de desplazamiento numeraban los bits al revés del sumador, y cuatro Inversores alinean los dos convenios.

Sumador / restador de 8 bits en complemento a 2. Envuelve al Ripple Carry con el Switcher para poder restar sin agregar un segundo sumador.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
A	Entrada	8	minuyendo
B	Entrada	8	sustraendo o segundo sumando
SW	Entrada	1	0 = A+B, 1 = A-B
S	Salida	8	resultado
Carry	Salida	1	acarreo
Zero flag	Salida	1	
Negative Flag	Salida	1	
OverFlow	Salida	1	

MODO DE OPERACION

SW	LO QUE ENTRA AL SUMADOR	RESULTADO
0	A + B + 0	suma
1	A + (NOT B) + 1	resta en complemento a 2

La misma senal SW invierte B (por el Switcher) y entra como acarreo inicial. Ese +1 es lo que completa el complemento a 2.

ECUACIONES

S = A + (B XOR SW) + SW

COMO PROBARLO
Con SW abajo pruebe 3+5 = 8. Con SW arriba pruebe 5-9: da 252, que leído en complemento a 2 es -4, y la bandera Negativo se enciende.

Entrega $|X|$ y el bit de signo de X. Es el multiplexor 2 a 1 controlado por el bit de signo que pide el enunciado: elige entre X y su complemento a 2.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
X	Entrada	8	numero con signo
SIGNO	Salida	1	bit 7 de X
ABS	Salida	8	valor absoluto

COMPORTAMIENTO

SIGNO (BIT 7 DE X)	ABS
0	X (pasa igual)
1	0 - X (complemento a 2)

EJEMPLOS VERIFICADOS

X (BITS)	X DECIMAL	SIGNO	ABS (BITS)	ABS DECIMAL
0 0 0 0 0 0 0 0	0	0	0 0 0 0 0 0 0 0	0
1 0 0 0 0 0 0 0	1	0	1 0 0 0 0 0 0 0	1
1 0 1 0 0 0 0 0	5	0	1 0 1 0 0 0 0 0	5
1 1 1 1 1 1 1 0	127	0	1 1 1 1 1 1 1 0	127
0 0 0 0 0 0 0 1	-128	1	0 0 0 0 0 0 0 1	128
0 0 0 1 0 0 1 1	-56	1	0 0 0 1 1 1 0 0	56
0 1 0 1 1 1 1 1	-6	1	0 1 1 0 0 0 0 0	6
1 1 1 1 1 1 1 1	-1	1	1 0 0 0 0 0 0 0	1

Probado en las 256 entradas posibles, sin fallos.

ECUACIONES

SIGNO = X[7]
ABS = SIGNO ? (0 - X) : X

COMO PROBARLO

En TEST ALU ponga F1 arriba y F0 abajo (funcion $|X|+b$) con $b=0$. Con $X = 11111010$ (que es -6) debe salir 6 y el LED SIGNO encendido.

NOTAS

- Caso limite: $X = -128$ no tiene positivo representable en 8 bits. El circuito devuelve 128, que leído con signo vuelve a ser -128. Es el comportamiento correcto del complemento a 2 y conviene mencionarlo en la defensa.

Multiplexor 2 a 1 de un bit. Es la pieza que decide, dentro de cada celda de registro, cual dato entra al flip-flop.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
IN 1	Entrada	1	se elige con S=1
IN 0	Entrada	1	se elige con S=0
S	Entrada	1	selector
Q	Salida	1	

TABLA DE VERDAD

IN 1	IN 0	S	Q
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

MAPAS DE KARNAUGH

Mapa K de Q

I1 \ I0 S	00	01	11	10
0	0	0	0	1
1	0	1	1	1

$Q = I0S' + I1S$

ECUACIONES

$Q = S' \cdot IN0 + S \cdot IN1$

COMO PROBARLO

Con S abajo la salida copia IN 0; con S arriba copia IN 1.

Ocho Pure MUX en paralelo con un selector comun. Elige entre dos buses completos de 8 bits.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
A	Entrada	8	se elige con S=0
B	Entrada	8	se elige con S=1
S	Entrada	1	selector
Y	Salida	8	

TABLA DE SELECCION

S	Y
0	A
1	B

Cada bit sigue la tabla del Pure MUX. Verificado bit a bit.

ECUACIONES

$$Y[i] = S' \cdot A[i] + S \cdot B[i] \text{ para } i = 0..7$$

COMO PROBARLO

Se usa dentro de Valor Absoluto y de la ALU; no tiene banco propio.

MUX 4:1 8 bits

Selector de funcion de cuatro vias, armado con tres MUX 2:1 de 8 bits en dos niveles. Es el multiplexor 4 a 1 que pide el enunciado.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
I0	Entrada	8	
I1	Entrada	8	
I2	Entrada	8	
I3	Entrada	8	
S0	Entrada	1	selector, bit bajo
S1	Entrada	1	selector, bit alto
Y	Salida	8	

TABLA DE SELECCION

S1	S0	Y
0	0	I0
0	1	I1
1	0	I2
1	1	I3

Primer nivel: dos MUX 2:1 controlados por S0. Segundo nivel: un MUX 2:1 controlado por S1.

ECUACIONES

$$Y = S1'S0' \cdot I0 + S1'S0 \cdot I1 + S1S0' \cdot I2 + S1S0 \cdot I3$$

COMO PROBARLO

En la ALU, S1S0 son F1F0. Cambie el selector y vea como cambia la fuente de Y sin tocar nada mas.

Ajuste de escala por desplazamiento a la derecha. Recibe el producto de 16 bits y entrega una ventana de 8 bits, para que el resultado quepa en la pantalla.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
PL	Entrada	8	byte bajo del producto
PH	Entrada	8	byte alto
K0	Entrada	1	escala, bit bajo
K1	Entrada	1	escala, bit alto
Y	Salida	8	ventana elegida

TABLA DE SELECCION

K1 K0	BITS QUE ENTREGA	EQUIVALE A
00	bits 7..0 del producto	producto / 1
01	bits 8..1 del producto	producto / 2
10	bits 9..2 del producto	producto / 4
11	bits 10..3 del producto	producto / 8

Se construye con tres divisores que arman los buses desplazados y un MUX 4:1 que elige uno.

EJEMPLO CON EL PRODUCTO 600 (0000 0010 0101 1000)

K1 K0	Y DECIMAL
00	88
01	44
10	150
11	75

ECUACIONES

Y[i] = P[i+K] donde P = PH:PL es el producto de 16 bits

COMO PROBARLO

En TEST ALU, funcion m*X+b con X=20, m=10 (producto 200) y E1E0=10: Y debe dar 50, que es 200/4.

Biestable basico con dos compuertas NOR cruzadas. Es el elemento de memoria mas simple: guarda un bit sin reloj.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
S	Entrada	1	set
R	Entrada	1	reset
Q	Salida	1	
Q-	Salida	1	complemento de Q

TABLA CARACTERISTICA

Q	S	R	Q+
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

Con S=R=0 el latch retiene. Con S=R=1 se rompe la relacion $Q = NOT Q-$: es la combinacion prohibida.

MAPAS DE KARNAUGH

Mapa K de Q+

Q \ S R	00	01	11	10
0	0	1	0	0
1	1	1	0	0

$S' \cdot R + Q \cdot S'$

ECUACIONES

$Q+ = S' \cdot R + Q \cdot S'$

COMO PROBARLO

En el panel TEST, el bloque de latches. Pulse una entrada y vea que Q se queda en su valor aunque suelte el boton: eso es la memoria.

NOTAS

- OJO para la defensa: en este modulo los rotulos estan cruzados. El pin llamado S es el que pone Q en 0 y el llamado R es el que lo pone en 1, porque la salida Q se tomo de la NOR alimentada por S. No afecta el funcionamiento (el Latch D lo usa consistentemente) pero conviene saberlo si el profesor lo revisa.

Latch tipo D sensible a nivel. Mientras Enable esta en 1 la salida sigue a D; cuando Enable baja, congela el ultimo valor.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
D	Entrada	1	dato
Enable	Entrada	1	habilitacion
RST	Entrada	1	borrado asincrono
Q	Salida	1	
Q-	Salida	1	

TABLA CARACTERISTICA

Q	D	EN	Q+
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

MAPAS DE KARNAUGH

Mapa K de Q+

Q \ D En	00	01	11	10
0	0	0	1	0
1	1	0	1	1

$D \cdot En + Q \cdot En'$

ECUACIONES

$Q+ = D \cdot En + Q \cdot En'$ (multiplexor: elige D o Q segun En)

COMO PROBARLO

Con Enable arriba mueva D y vea que Q lo copia al instante. Baje Enable y siga moviendo D: Q ya no cambia.

Flip-flop D disparado por flanco, hecho con dos Latch D en maestro-esclavo. Es la celda de memoria de todo el proyecto.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
Data	Entrada	1	dato
CLK	Entrada	1	reloj
RST	Entrada	1	borrado asincrono
Q	Salida	1	
Q-	Salida	1	

TABLA DE ESTADO SIGUIENTE

Q	DATA	Q+
0	0	0
0	1	1
1	0	0
1	1	1

Q es lo que tiene la celda antes del flanco y Q+ lo que queda despues.

MAPAS DE KARNAUGH

Mapa K de Q+

Q \ Data	0	1
0	0	1
1	0	1

Data

ECUACIONES

Q+ = Data

COMO PROBARLO

Ponga Data en 1 y note que Q no cambia hasta que sube el reloj. Esa es la diferencia con el Latch D, que cambia en cuanto cambia el dato.

NOTAS

- El maestro trabaja con el reloj invertido y el esclavo con el reloj directo. Por eso el dato se toma en el flanco de subida y no mientras el reloj esta alto.

Celda de registro de un bit con carga selectiva: un flip-flop D con un multiplexor en la entrada. Con Load=1 carga el dato, con Load=0 se retiene.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
BIN	Entrada	1	dato a cargar
Load	Entrada	1	habilitacion de carga
CLK	Entrada	1	reloj
RST	Entrada	1	borrado
Q	Salida	1	

TABLA DE ESTADO SIGUIENTE

Q	LOAD	BIN	Q+
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

Q es lo que tiene la celda antes del flanco y Q+ lo que queda despues.

MAPAS DE KARNAUGH

Mapa K de Q+

Q \ Load BIN	00	01	11	10
0	0	0	1	0
1	1	1	1	0

$Load \cdot BIN + Q \cdot Load'$

ECUACIONES

$Q+ = Load \cdot BIN + Q \cdot Load'$

COMO PROBARLO
Es la celda del Bit Register. Cargue un valor, baje Load y siga dando reloj: el valor se mantiene.

Registro de 8 bits con carga en paralelo. Guarda el multiplicando durante toda la multiplicacion.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
Bin1..Bin8	Entrada	1	los 8 bits de entrada, uno por pin
Load	Entrada	1	carga
CLK	Entrada	1	reloj
RST	Entrada	1	borrado
Q	Salida	8	contenido

TABLA DE OPERACION

RST	LOAD	CLK	Q+
1	x	x	0 (borrado inmediato)
0	1	flanco	el dato de Bin1..Bin8
0	0	flanco	se mantiene

ECUACIONES

$$Q+[i] = \text{Load} ? \text{Bin}[i] : Q[i]$$

COMO PROBARLO

En el panel TEST cargue un valor y muevalo: los LEDs del multiplicando deben quedar fijos aunque siga corriendo el reloj.

NOTAS

- Internamente los bits entran cruzados al divisor y un Inversor los vuelve a ordenar, de modo que Q es igual a lo que se puso en Bin1..Bin8.

Celda del registro del multiplicador (registro Q). Puede cargar un dato, desplazar el bit vecino o quedarse quieta.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
Bin	Entrada	1	dato a cargar
Load	Entrada	1	carga
Shift IN	Entrada	1	bit que llega del vecino
Shift	Entrada	1	desplazamiento
CLK	Entrada	1	reloj
RST	Entrada	1	borrado
Q	Salida	1	

TABLA DE ESTADO SIGUIENTE

Q	SHIFT	LOAD	SHIFTIN	BIN	Q+	Q	SHIFT	LOAD	SHIFTIN	BIN	Q+
0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	0	1	0	1	0	0	0	1	1
0	0	0	1	0	0	1	0	0	1	0	1
0	0	0	1	1	0	1	0	0	1	1	1
0	0	1	0	0	0	1	0	1	0	0	0
0	0	1	0	1	1	1	0	1	0	1	1
0	0	1	1	0	0	1	0	1	1	0	0
0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	0	0	0	1	1	0	0	0	0
0	1	0	0	1	0	1	1	0	0	1	0
0	1	0	1	0	1	1	1	0	1	0	1
0	1	0	1	1	1	1	1	0	1	1	1
0	1	1	0	0	0	1	1	1	0	0	0
0	1	1	0	1	1	1	1	1	0	1	1
0	1	1	1	0	0	1	1	1	1	0	0
0	1	1	1	1	1	1	1	1	1	1	1

Q es lo que tiene la celda antes del flanco y Q+ lo que queda despues.

ECUACIONES

$$Q+ = Load \cdot Bin + Shift \cdot Load' \cdot ShiftIN + Q \cdot Shift' \cdot Load'$$

COMO PROBARLO

No se prueba sola: se ve funcionando dentro del Multiplier Register cuando el valor se corre un lugar por cada desplazamiento.

NOTAS

- Son dos Pure MUX en cascada delante de un flip-flop D. Como se ve en la ecuacion, Load tiene prioridad sobre Shift; en el multiplicador nunca se activan las dos a la vez.

Celda del acumulador (registro A). Toma el bit que viene del sumador, o desplaza, o retiene.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
SUM	Entrada	1	bit que viene del sumador
ADD	Entrada	1	orden de sumar
Shift IN	Entrada	1	bit que llega del vecino
Shift	Entrada	1	desplazamiento
CLK	Entrada	1	reloj
RST	Entrada	1	borrado
Q	Salida	1	

TABLA DE ESTADO SIGUIENTE

Q	SHIFT	ADD	SHIFTIN	SUM	Q+
0	0	0	0	0	0
0	0	0	0	1	0
0	0	0	1	0	0
0	0	0	1	1	0
0	0	1	0	0	0
0	0	1	0	1	1
0	0	1	1	0	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	0	1	0
0	1	0	1	0	1
0	1	0	1	1	1
0	1	1	0	0	0
0	1	1	0	1	1
0	1	1	1	0	0
0	1	1	1	1	1

Q	SHIFT	ADD	SHIFTIN	SUM	Q+
1	0	0	0	0	1
1	0	0	0	1	1
1	0	0	1	0	1
1	0	0	1	1	1
1	0	1	0	0	0
1	0	1	0	1	1
1	0	1	1	0	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	0	0	1	0
1	1	0	1	0	1
1	1	0	1	1	1
1	1	1	0	0	0
1	1	1	0	1	1
1	1	1	1	0	0
1	1	1	1	1	1

Q es lo que tiene la celda antes del flanco y Q+ lo que queda despues.

ECUACIONES

$$Q+ = ADD \cdot SUM + Shift \cdot ADD' \cdot ShiftIN + Q \cdot Shift' \cdot ADD'$$

COMO PROBARLO

Igual que la anterior: se observa dentro del Extended accumulator.

El bit E: guarda el acarreo que sale de la suma de 8 bits y se borra en cada desplazamiento. Es lo que convierte al acumulador en un registro de 9 bits.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
Carry	Entrada	1	acarreo del sumador
ADD	Entrada	1	orden de sumar
Shift	Entrada	1	desplazamiento
CLK	Entrada	1	reloj
RST	Entrada	1	borrado
Q	Salida	1	

TABLA DE ESTADO SIGUIENTE

Q	SHIFT	ADD	CARRY	Q+
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

Q es lo que tiene la celda antes del flanco y Q+ lo que queda despues.

MAPAS DE KARNAUGH

Mapa K de Q+

Q Shift \ ADD Carry	00	01	11	10
00	0	0	1	0
01	0	0	1	0
11	0	0	1	0
10	1	1	1	0

$ADD \cdot Carry + Q \cdot Shift' \cdot ADD'$

ECUACIONES

$$Q+ = \text{ADD} \cdot \text{Carry} + Q \cdot \text{Shift}' \cdot \text{ADD}'$$

COMO PROBARLO

En una multiplicacion grande (por ejemplo 255 x 255) vera el LED E encenderse y apagarse: se enciende cuando la suma desborda y se vacia hacia el acumulador en el desplazamiento siguiente.

NOTAS

- Que E se borre al desplazar es lo que hace correcto el algoritmo: el acarreo entra al bit mas alto de A y no se queda dando vueltas.

Celda del contador descendente. Carga un valor fijo o toma el valor ya decrementado que le entrega la logica de resta.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
Data	Entrada	1	valor a cargar
Load	Entrada	1	carga
Dec Value	Entrada	1	bit decrementado
DEC	Entrada	1	orden de decrementar
CLK	Entrada	1	reloj
RST	Entrada	1	borrado
Q	Salida	1	

TABLA DE ESTADO SIGUIENTE

Q	LOAD	DEC	DATA	DECVALUE	Q+
0	0	0	0	0	0
0	0	0	0	1	0
0	0	0	1	0	0
0	0	0	1	1	0
0	0	1	0	0	0
0	0	1	0	1	1
0	0	1	1	0	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	0	1	0
0	1	0	1	0	1
0	1	0	1	1	1
0	1	1	0	0	0
0	1	1	0	1	0
0	1	1	1	0	1
0	1	1	1	1	1
1	0	0	0	0	1
1	0	0	0	1	1
1	0	0	1	0	1
1	0	0	1	1	1
1	0	1	0	0	0
1	0	1	0	1	1
1	0	1	1	0	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	0	0	1	0
1	1	0	1	0	1
1	1	0	1	1	1
1	1	1	0	0	0
1	1	1	0	1	0
1	1	1	1	0	1
1	1	1	1	1	1

Q es lo que tiene la celda antes del flanco y Q+ lo que queda despues.

ECUACIONES

$$Q+ = Load' \cdot DEC \cdot DecValue + Load \cdot Data + Q \cdot Load' \cdot DEC'$$

COMO PROBARLO

Se observa en el Control sequence: los tres LEDs del contador bajan 7, 6, 5 ... 0.

Contador descendente de 3 bits que cuenta los ocho pasos de la multiplicacion. Se carga en 7 y avisa con ZERO cuando llega a cero.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
LOAD	Entrada	1	carga el contador en 7
DEC	Entrada	1	resta uno
CLK	Entrada	1	reloj
RST	Entrada	1	borrado
ZERO	Salida	1	1 cuando la cuenta es 000

SECUENCIA DE LA CUENTA

PULSOS DE DEC RECIBIDOS	ZERO
0	0
1	0
2	0
3	0
4	0
5	0
6	0
7	1
8	0
9	0

Se carga con 111 = 7. Despues del septimo DEC la cuenta llega a 000 y ZERO se enciende; la maquina de estados lo usa para terminar tras la octava iteracion.

ECUACIONES

ZERO = NOT (Q2 + Q1 + Q0)

La resta de 1 se hace con XOR y AND en cascada, como un restador de 3 bits con 1 fijo.

COMO PROBARLO

Cargue y pulse DEC ocho veces: los tres LEDs bajan 7,6,5,4,3,2,1,0 y en el ultimo se enciende ZERO.

Unidad de control del multiplicador. Con dos flip-flops recorre cuatro estados y genera las dos ordenes del datapath: ADD y SHIFT/DEC.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
START	Entrada	1	arranque
BIT0	Entrada	1	bit menos significativo del registro Q
ZERO	Entrada	1	viene del contador
CLK	Entrada	1	reloj
RST	Entrada	1	borrado
ADD	Salida	1	orden de sumar
SHIFT DEC	Salida	1	orden de desplazar y decrementar

TABLA DE ESTADOS

ESTADO	Q1 Q0	START	ZERO	BIT0	ADD	SHIFT	ESTADO SIGUIENTE
REPOSO	00	0	0	0	0	0	00
REPOSO	00	0	0	1	0	0	00
REPOSO	00	0	1	0	0	0	00
REPOSO	00	0	1	1	0	0	00
REPOSO	00	1	0	0	0	0	10
REPOSO	00	1	0	1	0	0	10
REPOSO	00	1	1	0	0	0	10
REPOSO	00	1	1	1	0	0	10
SUMA	10	0	0	0	0	0	01
SUMA	10	0	0	1	1	0	01
SUMA	10	0	1	0	0	0	01
SUMA	10	0	1	1	1	0	01
SUMA	10	1	0	0	0	0	01
SUMA	10	1	0	1	1	0	01
SUMA	10	1	1	0	0	0	01
SUMA	10	1	1	1	1	0	01
DESPLAZA	01	0	0	0	0	1	10
DESPLAZA	01	0	0	1	0	1	10
DESPLAZA	01	0	1	0	0	1	11
DESPLAZA	01	0	1	1	0	1	11
DESPLAZA	01	1	0	0	0	1	10
DESPLAZA	01	1	0	1	0	1	10
DESPLAZA	01	1	1	0	0	1	11
DESPLAZA	01	1	1	1	0	1	11
FIN	11	0	0	0	0	0	11
FIN	11	0	0	1	0	0	11
FIN	11	0	1	0	0	0	11
FIN	11	0	1	1	0	0	11
FIN	11	1	0	0	0	0	11
FIN	11	1	0	1	0	0	11
FIN	11	1	1	0	0	0	11
FIN	11	1	1	1	0	0	11

Generada simulando la maquina real, estado por estado y entrada por entrada.

RESUMEN DEL RECORRIDO

ESTADO	QUE HACE	A DONDE VA
REPOSO (00)	nada	a SUMA cuando START=1
SUMA (10)	ADD = BIT0: suma el multiplicando si el bit vale 1	siempre a DESPLAZA
DESPLAZA (01)	desplaza E:A:Q un lugar y resta 1 al contador	vuelve a SUMA, o a FIN si ZERO=1
FIN (11)	nada, el resultado queda quieto	se queda ahi hasta RST

MAPAS DE KARNAUGH

Mapa K de D0

Q1 \ Q0 ZERO	00	01	11	10
0	0	0	1	0
1	1	1	1	1

D0 = Q1 + Q0·ZERO

Mapa K de D1

Q1 \ Q0 START	00	01	11	10
0	0	1	1	1
1	0	0	1	1

D1 = Q0 + Q1'·START

ECUACIONES

D0 = ZERO·Q0 + Q1

D1 = Q1'·START + Q0

ADD = Q1·Q0'·BIT0

SHIFT/DEC = Q1'·Q0

COMO PROBARLO

Se ve indirectamente: cada dos flancos de reloj el multiplicador hace una iteracion, y tras la octava el circuito se detiene solo. Si vuelve a subir START no pasa nada: hay que dar RST.

NOTAS

- El primer flanco despues de subir START solo cambia de estado (REPOSO a SUMA), no opera. Por eso una multiplicacion completa toma 17 flancos y no 16.

Registro Q de 8 bits: guarda el multiplicador, lo va desplazando a la derecha y entrega su bit menos significativo a la unidad de control.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
Bin	Entrada	8	multiplicador
Load	Entrada	1	carga
Shift	Entrada	1	desplazar
Shift IN	Entrada	1	bit que entra por el MSB, viene del acumulador
CLK	Entrada	1	
RST	Entrada	1	
Q	Salida	8	contenido
Bit0	Salida	1	bit 0, va a la FSM

TABLA DE OPERACION

RST	LOAD	SHIFT	Q+
1	x	x	0
0	1	x	Bin (carga en paralelo)
0	0	1	Q >> 1, entrando Shift IN por el bit 7
0	0	0	se mantiene

Son ocho QR CELL en cadena. Al terminar la multiplicacion este registro ya no contiene el multiplicador sino el byte BAJO del producto.

ECUACIONES

Bit0 = Q[0]
Q+[i] = Q[i+1] al desplazar, Q+[7] = Shift IN

COMO PROBARLO

Cargue un valor en el panel TEST y de reloj con Shift activo: el numero se va corriendo hacia el bit 0 y sale por Bit0.

NOTAS

- Lleva dos Inversores, uno en Bin y otro en Q. Son la correccion del error original: sin ellos este registro trataba el bit 7 como el menos significativo, al revés que el sumador.

Registro A de 8 bits mas el bit E de acarreo. Es donde se acumulan las sumas parciales y desde donde se desplaza hacia el registro Q.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
SUM	Entrada	8	resultado del sumador
Carry IN	Entrada	1	acarreo del sumador
ADD	Entrada	1	orden de sumar
Shift	Entrada	1	orden de desplazar
CLK	Entrada	1	
RST	Entrada	1	
Q	Salida	8	contenido de A
E	Salida	1	bit de acarreo
Shift Out	Salida	1	bit 0, va al registro Q

TABLA DE OPERACION

RST	ADD	SHIFT	A+	E+
1	x	x	0	0
0	1	0	SUM (lo que entrega el sumador)	Carry IN
0	0	1	A >> 1, entrando E por el bit 7	0
0	0	0	se mantiene	se mantiene

Que E se borre al desplazar es lo que hace que el acarreo entre una sola vez, por arriba, y no se quede circulando.

ECUACIONES

A+[i] = A[i+1] al desplazar, A+[7] = E, Shift Out = A[0]

COMO PROBARLO

Se observa dentro del Datapath. En 255 x 255 el LED E parpadea varias veces.

NOTAS

- Tambien lleva los dos Inversores de la correccion, en SUM y en Q.

El multiplicador completo: junta el registro del multiplicando, el registro Q, el acumulador extendido, el sumador y el contador, todos gobernados por la FSM.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
BIN LOAD	Entrada	8	multiplicando
BIN REGISTER	Entrada	8	multiplicador
LOAD	Entrada	1	carga el multiplicando y el contador
Load Register	Entrada	1	carga el multiplicador
START	Entrada	1	arranque
CLK	Entrada	1	
RST	Entrada	1	
Q1	Salida	8	byte bajo del producto
Q2	Salida	8	byte alto
E	Salida	1	acarreo del acumulador
Zero	Salida	1	contador en cero

ALGORITMO (SUMA Y DESPLAZAMIENTO)

PASO	QUE OCURRE
inicio	A = 0, E = 0, Q = multiplicador, M = multiplicando, contador = 7
si Q0 = 1	A = A + M, con el acarreo en E
siempre	desplazar E:A:Q un lugar a la derecha, contador = contador - 1
repetir	ocho veces; al terminar, el producto de 16 bits esta en A:Q

TRAZA REAL DE 3 X 5 (VERIFICADA EN EL ARCHIVO)

FLANCO	Q2 (ALTO)	Q1 (BAJO)	E	A:Q	FLANCO	Q2 (ALTO)	Q1 (BAJO)	E	A:Q
carga	0	5	0	5	10	0	240	0	240
1	0	5	0	5	11	0	120	0	120
2	3	5	0	773	12	0	120	0	120
3	1	130	0	386	13	0	60	0	60
4	1	130	0	386	14	0	60	0	60
5	0	193	0	193	15	0	30	0	30
6	3	193	0	961	16	0	30	0	30
7	1	224	0	480	17	0	15	0	15
8	1	224	0	480	18	0	15	0	15
9	0	240	0	240					

El primer flanco solo cambia de estado. Los valores intermedios no significan nada: el resultado solo vale cuando la maquina llega a FIN.

ECUACIONES

Producto = Q2 x 256 + Q1

Rango: $0..255 \times 0..255$. El maximo, $255 \times 255 = 65025$, cabe exacto en 16 bits.

COMO PROBARLO

Panel TEST. RST, poner el multiplicando, pulso de LOAD, poner el multiplicador, pulso de CARGAR REGISTRO, subir START. El oscilador hace el resto.

La ALU del proyecto. Evalua las tres funciones del enunciado sobre X, aplicando el signo, la escala y el termino independiente, y entrega las banderas de estado.

PINES

PIN	TIPO	BITS	PARA QUE SIRVE
X	Entrada	8	variable independiente, con signo
K	Entrada	8	coeficiente m o a, magnitud
B	Entrada	8	termino independiente b, con signo
F1 F0	Entrada	2	selector de funcion
E1 E0	Entrada	2	ajuste de escala
CARGA	Entrada	1	carga del multiplicador
INICIO	Entrada	1	arranque
PAS0	Entrada	1	0 = primera multiplicacion, 1 = segunda
CARGA P1	Entrada	1	guarda X^2 entre pasadas
RST MUL	Entrada	1	borra solo el multiplicador
CLK	Entrada	1	reloj
RST	Entrada	1	borrado general
Y	Salida	8	resultado
CERO	Salida	1	
NEGATIVO	Salida	1	
OVERFLOW	Salida	1	
SIGN0	Salida	1	signo de X
P ALTO / P BAJ0	Salida	8	producto crudo, para diagnostico

SELECTOR DE FUNCION

F1	F0	FUNCION	QUE HACE POR DENTRO
0	0	$Y = m \cdot X + b$	una multiplicacion $ X \cdot m$, escala, suma con signo
0	1	$Y = a \cdot X^2 + b$	dos multiplicaciones: $ X \cdot X $ y luego $a \cdot X^2$
1	0	$Y = X + b$	combinacional, el multiplicador no interviene
1	1	$Y = X + b$	combinacional, X pasa directo

AJUSTE DE ESCALA

E1 E0	EL PRODUCTO SE DIVIDE ENTRE	PRODUCTO MAXIMO ADMITIDO
00	1	255
01	2	511
10	4	1023
11	8	2047

LIMITE DE $A \cdot X^2$ SIN ESCALA

$ X $	X^2	A MAXIMO
1	1	255
2	4	63
3	9	28
4	16	15
5	25	10
6	36	7
7	49	5
8	64	3
9	81	3
10	100	2
11	121	2
12	144	1
13	169	1
14	196	1
15	225	1

Con $E1E0 = 00$ el cuadrado tiene que caber en 8 bits, así que $|X|$ no puede pasar de 15.

ECUACIONES

$Y = b + (\text{SIGNO} \cdot \text{sentido}) \times \text{escala}(|X| \cdot K)$
 $\text{SIGNO efectivo} = \text{SIGNO}(X) \text{ AND NOT } F1 \text{ AND NOT } F0$

COMO PROBARLO

Vea el resumen de pruebas al final del documento.

NOTAS

- X y b van en complemento a 2; K es magnitud. El signo lo aplica al final la entrada SW del sumador/restador, y solo para $m \cdot X$, porque X^2 siempre es positivo.

Banco de pruebas original del proyecto: sumador, latches, registros y el multiplicador completo.

MULTIPLICADOR: NUMEROS DE PRUEBA

A	B	PRODUCTO	LEDS ARRIBA (ALTO)	LEDS ABAJO (BAJO)
3	3	9	0	9
5	5	25	0	25
6	6	36	0	36
7	7	49	0	49
9	9	81	0	81
11	5	55	0	55
3	8	24	0	24
128	2	256	1	0
200	3	600	2	88
170	85	14450	56	114
255	255	65025	254	1

Las seis primeras son las que fallaban antes de la correccion; las ultimas son los casos limite.

COMO PROBARLO

RST, poner el multiplicando, pulso de LOAD, poner el multiplicador, pulso de CARGAR REGISTRO, subir START y esperar unos 4 segundos. El reloj es el oscilador, corre solo.

NOTAS

- Aqui faltaba un cable: el boton de CARGAR REGISTRO terminaba un cuadrito antes del Datapath, asi que nunca se podia cargar el registro del multiplicador. Ya esta conectado.

Banco de pruebas de la unidad aritmetica, con los interruptores rotulados, reloj automatico y LEDs del producto para diagnostico.

ORDEN DE LOS CONTROLES, DE ARRIBA ABAJO

GRUPO	QUE ES
8 interruptores	X
8 interruptores	K (m o a)
8 interruptores	b
F0, F1	selector de funcion
E0, E1	escala
oscilador	reloj, no se toca
CARGA	carga los datos (pulso)
INICIO	arranca
PASO	0 o 1, solo para $a \cdot X^2$
CARGA P1	guarda X^2 , solo para $a \cdot X^2$
RST MUL	borra el multiplicador, solo para $a \cdot X^2$
RST	borra todo

PRUEBAS DE LA FUNCION $Y = M \cdot X + B$

X	M	B	E1E0	Y
5	3	2	00	17
7	9	0	00	63
12	10	5	00	125
-5	3	1	00	$242 = -14$
20	10	0	10	50

PRUEBAS DE LA FUNCION $Y = A \cdot X^2 + B$

X	A	B	Y
3	2	1	19
5	1	0	25
-3	3	4	31
6	4	2	146
15	1	0	225

PRUEBAS DE LAS FUNCIONES INMEDIATAS

F1 F0	X	B	Y	QUE MIRAR
11	5	3	8	-
11	100	28	128	se enciende OVERFLOW
11	-6	6	0	se enciende CERO
10	-6	10	16	se enciende SIGNO
10	-56	0	56	-
10	-128	0	128	caso limite del complemento a 2

COMO PROBARLO

Funciones 1 y 2: solo poner los interruptores. Funcion 3: RST, datos, pulso de CARGA, subir INICIO, esperar ~4 s. Funcion 4: lo mismo, luego BAJAR INICIO, pulso de CARGA P1, pulso de RST MUL, subir PASO, CARGA, INICIO otra vez.

NOTAS

- Los dos errores tipicos: dejar CARGA arriba (el registro se recarga en cada tic y nunca termina) y no bajar INICIO antes de RST MUL en la funcion 4.